

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03080493 A

(43) Date of publication of application: 05.04.91

COPYRIGHT: (C)1991,JPO&Japio

(51) Int. CI

G11C 11/406

(21) Application number: 01215379

(22) Date of filing: 22.08.89

(71) Applicant:

YOKOGAWA ELECTRIC CORP

(72) Inventor:


ITO MASAHIRO

(54) MEMORY-REFRESH CIRCUIT

(57) Abstract:

PURPOSE: To prevent the malfunction of a system by providing a bank control circuit in each memory.bank, and supplying a refresh completion signal successively to the next stage of the bank, thereby eliminating overlapping of the refresh operation.

CONSTITUTION: When a refresh request signal Reg 1 from a refresh request circuit 1 is supplied to the bank 1 control circuit M₁, the connected memory bank is refreshed by the circuit M1. Next, when the refreshing is completed, the completion signal is supplied to the next stage of bank 2 control circuit M2 as a refresh request signal Reg 2. After that the refreshing is similarly executed, thus to successively proceed to the bank (n) control circuit Mn. This operation is performed when the refresh request generates inside the circuit 1, and an acknowledge signal ACK is supplied to the circuit. In such a manner, since the memory bank of the circuits M₁-M_n is not simultaneously refreshed and a large current does not flow in the circuit, the malfunction of the system is prevented.



THIS PAGE BLANK (USPTO)



⑲ 日本国特許庁(JP)

⑩特許出願公開

@ 公 開 特 許 公 報 (A) 平3-80493

Int. Cl. 5

の出 顋 人

· 識別記号

庁内整理番号

❸公開 平成3年(1991)4月5日

G 11 C 11/406

8323-5B G 11 C 11/34

363 K

審査請求 未請求 請求項の数 1 (全4頁)

メモリ・リフレツシユ回路 の発明の名称

> 頤 平1-215379 ②特

②出 願 平1(1989)8月22日

正博 70発明者 横河军機株式会社

東京都武蔵野市中町2丁目9番32号 横河電機株式会社内

東京都武蔵野市中町2丁目9番32号

四代 理 人 弁理士 小沢 信助

1. 発明の名称

メモリ・リフレッシュ回路

2. 特許請求の範囲

(1) 少なくとも2個以上のメモリ・バンクを順次 リフレッシュするメモリ・リフレッシュ回路にお いて、各々のメモリ・パンクに当該メモリ・パン クのリフレッシュ完了信号を次段のメモリ・パン クのリフレッシュ要求信号として供給するパンク 制御回路を設け、最終段のメモリ・パンクのリフ レッシュ完了信号をアクノリッジは号として一定 周期でリフレッシュ要求を発生するリフレッシュ 要求回路に戻し、このリフレッシュ要求回路は内 部でリフレッシュ要求が発生しかつ前記アクノリ ッジ信号が与えられた際に第1段の前記パンク制 **郊回路にリフレッシュ要求信号を与えることを特** 故とするメモリ・リフレッシュ回路。

3. 発明の詳細な説明

<産業上の利用分野>

本発明は、複数個のメモリ・パンク、特にダイ

ナミックRAM(以下「DRAM」という)より なるDRAMバンクのリフレッシュ時の誤動作を 防止するようにしたメモリ・リフレッシュ回路に 関するものである。

く従来の技術>

大容量のDRAMを一度にリフレッシュすると、 大電流が流れ、グランドのインピーゲンスにより 低圧信号にノイズが重なることがあるため、従来 は、第3回に示すように、大量のDRAM菜子を 複数個(第1図の例では3個)のメモリ・バンク ml, m2, m3に分割し、時間をずらしてリフ レッシュするようにしている。

即ち、リフレッシュ要求回路1にはメモリ・バ ンクm1,m2,m3がそれぞれ投続され、リフ レッシュ要求信号Req1, Req2, Req3を供給

リフレッシュ要求信号Req.1 . Req.2 . Req.3 の発生するタイミングは、第4図の通りであり、 リフレッシュ要求回路1は、時間をずらして信号 N 891, R eq 2, R 8q3を順次発生する。 T はり

フレッシュ周期である。

<発明が解決しようとする銀題>

第4図のタイミング発生例において、例えばタイミング t 1 にてメモリ・バンクm 3 にリフレッシュ要求信号R eq 3 の発生とC P U のメモリ・アクセスとが重なったとする、

このとき、メモリ・アクセスを優先する場合は、 リフレッシュ要求信号Ren3は点級で示すように、 タイミング t 2 まで延ばされる。

従って、タイミングも2では2個のメモリ・バンクmI、m3が同時にリフレッシュされることとなり、リフレッシュ電流が余分に必要となり、スパイク・ノイズが発生して誤動作の原因となることがある。特に、長時間メモリを占有するバースト・モードの場合は、このような複数個のメモリ・パンクの同時リフレッシュが起こりやすい。

更に、このタイミング t 2 にて C P U がメモリ・バンクm 2 にアクセスすると、 3 間のメモリ・バンクm 1。 m 2。 m 3 が同時に動作することになり、タイミング t 2 で渡れる電流が許容範囲を

<作用>

本発明のメモリ・リプレッシュ回路は、次のよ うに動作する。

各々のメモリ・バンクのリフレッシュ完不信号を次段のバンク制御回路に対するリフレッシュ要求信号とし、最終段のメモリ・バンクのリフレッシュ完了信号はアクノリッジ信号としてリフレッシュ要求回路に与えられる。リフレッシュ要求回路は、内部のリフレッシュ要求が発生し、かつアクノリッジ信号を検出すると、第1段目のバンク制御回路にリフレッシュ要求を与える。

< 吳施 例 >

第1 関は本発明を実施したメモリ・リフレッシュ回路の構成プロック図である。

この図において、リフレッシュ要求回路 1 ' は、一定周期でで内部でリフレッシュ要求 R eqを発生する回路であり、メモリ・バンク(DRAMバンク)は n 個接続される例とする。

バンク1制御回路M1、バンク2制御回路M2、…、バンクn割御回路Mnは、リフレッシュとメ

越え、動作が保証されなくなる。

本発明は、メモリ・バンクのリフレッシュ動作が重ならないようにすることを課題とし、メモリ・バンクを有するシステムに誤動作を引き起こさないようにすることを目的とする。

く誤題を解決するための手段>

以上の課題を解決した本発明は、少なくとも2 個以上のメモリ・バンクを順次リフレッシュする メモリ・リフレッシュ回路において、各々のメモ リ・バンクに当該メモリ・バンクのリフレッシュ 完了信号を次段のメモリ・バンクのリフレッシュ 要求信号として供給するパンク制御回路を設了信号を をアクノリッジ信号として一定周期でリフレッシュ 要求を発生するリフレッシュ要求回路は内部でリフレッシュ 要求が発生しかつ前記パンク制御回路にリフレッシュ 東京信号を与えることを特徴とするメモリ・ リフレッシュ回路である。

モリ・アクセスとの競合を制御し、それぞれ接続されるメモリ・パンクmi, m2, ···, mn(図示せず)にリフレッシュ要求信号を供給するものとする。

リフレッシュ要求回路1、からのリフレッシュ要求信号Req1がバンク1制御回路M1に与えられると、バンク制御回路M1は通常のメモリ・アクセスとの競合を制御してメモリ・バンクm1のリフレッシュを行う、メモリ・バンクm1のリフレッシュが完了すると、バンク1制御回路M1はこの完了信号を次段のバンク2制御回路M2にリフレッシュ要求信号Req2として供給する。

同様にして、メモリ・バンクm2のリフレッシュが完了すると、バンク2制都回路M2によりこの完了信号は次段のバンク3制都回路M3に対するリフレッシュ要求信号Req3として与えられる。

以下、バンクn制御回路Mnまで、順次、バンク制御回路からのリフレッシュ完了信号が次段のバンク制御回路に対するリフレッシュ要求信号として作給される。

特開平3-80493 (3)

メモリ・バンクmnのリフレッシュが完了すると、リフレッシュ完了信号は、リフレッシュ要求 同路1 にアクノリッジ信号ACKとして与えられる。これで一選のリフレッシュ効作は終了する。

リフレッシュ要求问路1、は、内部で一定周仰 でリフレッシュ要求Reqを発生しており、バンクn制仰回路Mnからアクノリッジは号ACKを 検出し、かつリフレッシュ要求Reqを発生したことにより、バンク1制御回路M1にリフレッシュ 要求借号Req1を供給する。

第2図は、本発明回路の動作を表わすタイミング発生図である。

即問Aは、CPUからのメモリ・アクセスがなかった場合のリフレッシュ・タイミングであり、全てのメモリ・バンクml, m2, …, mnについてのリフレッシュが完了し、アクノリッジ信号ACKとリフレッシュ要求Reqが発生すると、次のリフレッシュ・サイクル(問問B)が開始する。期間Bにて、リフレッシュが開始し、バースト・モード・アクセスのように例えばメモリ・バン

クmnにCPUから長時間アクセスがあったとすると、このメモリ・パンクmnでリフレッシュは 待たされるため、その分時間がかかる。しかし、 複数パンクが同時にリフレッシュされることはない

期間では、先にリフレッシュ要求Recが発生し、 遅れたアクノリッジ信号ACKを検出してリフレッシュを行う場合である。途中でメモリ・アクセスがなければ総リフレッシュ時間は期間Aと同じ である。

尚、リフレッシュ要求回路 1 で発生するリフレッシュ要求Reqの周期下は、一般的には、約15 ルs程度であり、通常は、リフレッシュ原間をバンク放で割った時間間隔でリフレッシュ要求を発生するように設計する。

< 死 切 の 効 皋 >

以上述べたように、本発明のメモリ・リフレッシュ回路によれば次の効果を得ることができる。
(1) 複股のメモリ・バンクが同時にリフレッシュ
されることはないのでシステムに大忠流が発生す

ることはなく、誤動作を防止できる。

- (2) 全メモリ・バンクのリフレッシュ終了を扱わ すアクノリッジ信号がリフレッシュ要求回路内で 周期的に発生するリフレッシュ要求より遅れても、 次の周期で回復できる。
 - (3) 各メモリ・バンクの制御回路を1 種類の回路 で実現できるため、ASIC化が容易である。
 - (4) メモリ・バンクが追加されても、チェインの 接続を変えるだけで済み、メモリ容扱を容易に増 級できる。

4. 図所の簡単な説明

第1 図は本発明を実施したメモリ・リフレッシュ回路の構成ブロック図、第2 図は本発明回路の 動作を表わすタイミング図、第3 図は従来のメモ リ・リフレッシュ回路の相成ブロック図、第4 図 は従来回路の効作を表わすタイミング図である。

1.1'…リフレッシュ要求回路、

m 1 …メモリ・バンク1、

m 2 … メモリ・バンク 2、


m 3 …メモリ・パンク3.


M 1 … バンク 1 制御回路、 M 2 … バンク 2 制御回路、 M n … バンク n 制御回路。

代理人 弁理士



特開平3-80493 (4)





第3図

